| 摘要 |
本发明以提供能解决三次元半导体之环绕式闸极半导体(surrounding gate transistor；SGT)因寄生电容的增加而增大消耗电力并降低动作速度，可实现SGT之高速化及低消耗电力的半导体装置为课题。;本发明之半导体装置具备：形成在第1导电型半导体基板(100)之一部分的第2导电型杂质区域(510)；形成在其上之任意横断面形状之第1矽柱(810)；包围其表面之一部分的第1绝缘体(310)；以及包围该绝缘体之闸极(210)、及形成在第1矽柱(810)上部之包含第2导电型杂质区域(540)的第2矽柱(820)。上述构成之闸极系以第2绝缘体自半导体基板隔离而配置，又闸极系以第2绝缘体自第2矽柱隔离而配置。用以解决上述课题之技术特征在于：闸极与半导体基板间之电容系比闸极电容还小，及闸极与第2矽柱间之电容系比闸极电容还小。 |
