发明名称 半导体晶圆及半导体装置之制造方法
摘要 本发明系提供能防止晶圆边缘部发生膜脱落、图案脱落的半导体晶圆及半导体装置之制造方法。;在矽基板101上,于利用沟渠隔离膜500进行隔离的活性区域中形成闸构造400,更形成接触层间膜103、以及将low-k导通孔层间膜(即V层)、与low-k布线层间膜(即M层)进行交错成膜的多层布线构造。从第一层间膜113起至第五层间膜153止的精细层中,M层的晶圆边缘部将被去除,而V层的晶圆边缘部则未被去除。此外,接触层间膜103的晶圆边缘部并未被去除。
申请公布号 TWI427738 申请公布日期 2014.02.21
申请号 TW097125012 申请日期 2008.07.03
申请人 瑞萨电子股份有限公司 日本 发明人 富田和朗
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 赖经臣 台北市松山区南京东路3段346号11楼
主权项
地址 日本