发明名称 放大电路以及应用于放大器的杂讯抑制方法
摘要 本发明提供一种放大电路,该放大电路包含放大器及杂讯抑制功能区块。该放大器系用以于输入埠接收输入讯号,以及依据该输入讯号来于输出埠产生输出讯号。该杂讯抑制功能区块系耦接于该放大器之该输入埠与该输出埠之间,用来接收该输入讯号及该输出讯号,并依据所接收之该输入讯号及该输出讯号来对该放大器所产生的该输出讯号执行杂讯抑制。
申请公布号 TWI449325 申请公布日期 2014.08.11
申请号 TW101109630 申请日期 2012.03.21
申请人 联发科技股份有限公司 新竹市新竹科学工业园区笃行一路1号;国立清华大学 新竹市光复路2段101号 发明人 李进府;柯冠鸿;周士杰;黄柏钧
分类号 H03F1/26 主分类号 H03F1/26
代理机构 代理人 吴丰任 新北市永和区福和路389号6楼之3;戴俊彦 新北市永和区福和路389号6楼之3
主权项 一种放大电路,包含:一放大器,用以于一输入埠接收一输入讯号,以及依据该输入讯号来于一输出埠产生一输出讯号;以及一杂讯抑制功能区块,耦接于该放大器之该输入埠与该输出埠之间,用以接收该输入讯号及该输出讯号,以及依据所接收之该输入讯号及该输出讯号,来对该放大器所产生之该输出讯号执行杂讯抑制;该杂讯抑制功能区块包含:一合并电路以及一输出电路,该合并电路包含:一第一衰减单元,用以衰减所接收之该输入讯号并据以产生一第一衰减讯号;一第二衰减单元,用以衰减所接收之该输出讯号并据以产生一第二衰减讯号;以及一合并单元,耦接于该第一衰减单元及该第二衰减单元,用以将该第一衰减讯号及该第二衰减讯号进行合并,并据以产生一合并讯号;该输出电路耦接于该放大器之该输出埠与该合并电路之间,用以依据该合并讯号来产生一杂讯抑制讯号,以及将该杂讯抑制讯号加到该输出讯号以执行杂讯抑制。
地址 新竹市光复路2段101号