发明名称 PROCEDE DE REALISATION D'UN PLOT CONDUCTEUR SUR UN ELEMENT CONDUCTEUR
摘要 <p>L'invention concerne un procédé de réalisation d'un plot d'interconnexion (125) sur un élément conducteur (100) comprenant une face supérieure et une paroi latérale ; le procédé étant réalisé à partir d'un substrat (50) dont au moins la face supérieure est isolante ; l'élément conducteur (100) traversant au moins une partie isolante du substrat (50), le procédé étant caractérisé en ce qu'il comprend la séquence d'étapes suivantes : une étape de mise en relief de l'élément conducteur (100), une étape de formation au-dessus de la face supérieure isolante du substrat (50) d'un empilement de couches comportant au moins une couche électriquement conductrice (120) et une couche électriquement résistive (130), une étape de retrait partiel de la couche électriquement résistive (130), une étape de croissance électrolytique sur la partie de la couche électriquement conductrice (120) de sorte à former au moins un plot d'interconnexion (125) sur ledit élément conducteur (100).</p>
申请公布号 FR3009128(A1) 申请公布日期 2015.01.30
申请号 FR20130057328 申请日期 2013.07.25
申请人 COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIESALTERNATIVES;STMICROELECTRONICS SA 发明人 COLONNA JEAN-PHILIPPE;COUDRAIN PERCEVAL
分类号 H01L21/283;H01L23/485 主分类号 H01L21/283
代理机构 代理人
主权项
地址