发明名称 シリアル通信リンクのクロック・データ再生回路と使用する適応等化器
摘要 <p>An adaptive equalizer system for use in a serial communication link uses timing information generated by a phase detector of a clock and data recovery circuit of the serial communication link and a frequency pattern of the recovered data to determine whether the data received over the serial communication link is over-equalized or under-equalized. The equalizer strength of the adaptive equalizer system is adjusted based on such determination.</p>
申请公布号 JP5705286(B2) 申请公布日期 2015.04.22
申请号 JP20130193256 申请日期 2013.09.18
申请人 发明人
分类号 H04L25/03;H04B3/04 主分类号 H04L25/03
代理机构 代理人
主权项
地址