| 发明名称 | 用于凸块对接合迹线比的结构和方法 | ||
| 摘要 | 本发明提供一种集成电路。集成电路包括形成在衬底上的互连结构；形成在互连结构上并且与互连结构连接的接合金属迹线，其中接合金属迹线包括以第一方向限定的第一宽度T；以及形成在接合金属迹线上并且与接合金属迹线对准的金属凸块柱，其中金属凸块柱包括以第一方向限定的第二宽度U，并且第二宽度U大于第一宽度T。本发明还提供用于凸块对接合迹线比的结构和方法。 | ||
| 申请公布号 | CN102956609B | 申请公布日期 | 2015.12.16 |
| 申请号 | CN201210238922.7 | 申请日期 | 2012.07.10 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 余振华;郭庭豪;陈承先;李明机;吴胜郁;林彦良 |
| 分类号 | H01L23/522(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/522(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;孙征 |
| 主权项 | 一种集成电路，包括：互连结构，形成在衬底上；接合金属迹线，形成在所述互连结构上并且与所述互连结构连接，其中，所述接合金属迹线包括以第一方向限定的第一宽度T；以及金属凸块柱，形成在所述接合金属迹线上并且与所述接合金属迹线对准，其中，所述金属凸块柱包括以所述第一方向限定的第二宽度U，并且所述第二宽度U大于所述第一宽度T，其中，所述第一宽度T和所述第二宽度U限定大于或等于0.5并小于1的T/U比；邻近所述接合金属迹线的相邻接合金属迹线，其中间隔S限定为所述金属凸块柱和所述相邻接合金属迹线之间的距离，以及S/T比小于0.6。 | ||
| 地址 | 中国台湾新竹 | ||