| 发明名称 | 基于宽I/O DRAM的2.5D/3D系统芯片的DRAM修复架构 | ||
| 摘要 | 本发明涉及基于宽I/O DRAM的2.5D/3D系统芯片的DRAM修复架构。2.5D或3D修复架构包括逻辑管芯和存储器管芯。在2.5D架构中，逻辑管芯和存储器管芯安装在中介层上。在3D架构中，存储器管芯安装在逻辑管芯上。逻辑具有被处理器测试外壳包裹的控制逻辑。处理器测试外壳启动控制逻辑的测试部件。控制逻辑进一步包括宽输入/输出控制器、内置修复分析器(BIRA)以及修复控制器。利用修复架构的方法提供了修复存储器设备的故障列和行的步骤。 | ||
| 申请公布号 | CN102956271B | 申请公布日期 | 2015.12.16 |
| 申请号 | CN201210291516.7 | 申请日期 | 2012.08.15 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 桑迪·库马·戈埃尔;黄智强 |
| 分类号 | G11C29/44(2006.01)I | 主分类号 | G11C29/44(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;孙征 |
| 主权项 | 一种动态随机存取存储器修复设备，包括：多个宽输入/输出控制器，被配置成通过物理层与对应的动态随机存取存储器通道进行通信，所述宽输入/输出控制器与所述动态随机存取存储器通道一一对应；内置修复分析器(BIRA)，被配置成收集来自所述宽输入/输出控制器的通信故障数据，并且进一步被配置成分析所述故障数据以确定所述动态随机存取存储器通道中的动态随机存取存储器的故障列和行；以及修复控制器，被配置成生成修复所述动态随机存取存储器的故障列和行的指令；所述动态随机存取存储器通道设置在存储器管芯中，所述存储器管芯设置在中介层上。 | ||
| 地址 | 中国台湾新竹 | ||