| 主权项 |
1.一种防止接地电压变动之电路,包含有:一第一控制装置,其因应一输入信号而于一第一输出端产生一第一控制信号,于一第二输出端产生一第二控制信号,该第一控制信号与该第二控制信号在任一时刻并不能同时成动作状态;该第一控制装置包含一定置一重定(Set-reset)正反器,该正反器具有一第一输入端与前述输入信号连结,具有一第二输入端经由一反相器与该输入信号连结,正反器具有一定置输出及一重置输出信号;一第二控制装置,其因应该第一控制信号及该第二控制信号,在一第三输出端产生一第三控制信号;该第二控制装置包含一延迟电路和一第三MOS电晶体,该延迟电路因应该第一控制信号以输出一第五控制信号,且该第三MOS电晶体具有一汲端与该第二控制信号连结,具一源端与一内部接地端连结,具一闸端与该第五控制信号连结,前述第三输出端与汲端连结;以及一输出装置,其因应该第一控制信号及该第三控制信号,而在一第四输出端产生一输出信号;该输出装置包含一第一MOS电晶体和一第二MOS电晶体,该第一MOS电晶体与该第二MOS电晶体串接;因而,当输出信号在变换准位时所导致的接地电位变动现象得以减低。2.如申请专利范围第1项所述之电路,其中该第一与该第二控制信号被起动时,其准位为高电位。3.如申请专利范围第1项所述之电路,其中该第一控制装置更包含:一第一反相器,其具一输入端与该定置输出信号连结,该第一反相器具有一输出与前述第一输出端连结;以及一第二反相器,其具一输入端与该重定输出信号连络,该第二反相器具一输出与前述第二输出端连结。4.如申请专利范围第1项所述之电路,其中该输出装置之第一MOS电晶体具有一汲端、一源端及一闸端,该汲端与VCC连结,该闸端与第一控制信号运结,该输出装置之第二MOS电晶体具有一汲端,一源端及一闸端,该第一MOS电晶体的源端与该第二MOS电晶体的汲端连结以构成第四输出端,该第二MOS电晶体之源端与地端连结,该第二MOS电晶体之闸端与第三控制当号连结。5.如申请专利范围第3项所述之电路,其中定置一重定正反器包含有一第一及一第二逻辑装置,其用以执行反及(NAND)函数,该第一逻辑装置具一输入与该第一输入端连结,该第二逻辑装置具一输入与该第二输入端连结。6.如申请专利范围第5项所述之电路,其中之逻辑装置为一反及(NAND)闸。7.如申请专利范围第1项所述之电路,其中该第三MOS电晶体为一NMOS电晶体。8.如申请专利范围第1项所述之电路,其中该第一及第二 |
