EDMOS晶体管及其制作方法

摘要

本发明提供了一种EDMOS晶体管及其制作方法，所述晶体管包括：具有深掺杂阱的半导体衬底；位于深掺杂阱内且相邻的第一掺杂阱和第二掺杂阱；位于第一掺杂阱和第二掺杂阱上方的栅介质层；栅极，位于所述栅介质层表面；源区，位于所述第一掺杂阱内；漏区，位于所述第二掺杂阱内，且所述漏区位于第二掺杂阱的远离所述栅极和源区的一侧；轻掺杂区，位于所述第二掺杂阱内，所述轻掺杂区的一个侧面与所述栅极和栅介质层的一个侧面相对，且所述轻掺杂区的另一个侧面与所述漏区之间具有间隙，所述轻掺杂区与第二掺杂阱的导电类型相反；位于所述深掺杂阱表面的层间介质层、源区导电插塞和漏区导电插塞。本发明提高了EDMOS晶体管的关断电压。

主权项

一种EDMOS晶体管，包括：半导体衬底；深掺杂阱，位于所述半导体衬底内；第一掺杂阱，位于所述深掺杂阱内；第二掺杂阱，位于所述深掺杂阱内，且所述第二掺杂阱与所述第一掺杂阱相邻；栅介质层，位于所述第一掺杂阱和第二掺杂阱上方，所述栅介质层部分覆盖所述第一掺杂阱和第二掺杂阱；栅极，位于所述栅介质层表面；源区，位于所述第一掺杂阱内；漏区，位于所述第二掺杂阱内，且所述漏区位于所述第二掺杂阱的远离所述栅极和源区的一侧；其特征在于，还包括：轻掺杂区，位于所述第二掺杂阱内，所述轻掺杂区的一个侧面与所述栅极和栅介质层的一个侧面相对，且所述轻掺杂区的另一个侧面与所述漏区之间具有间隙，所述轻掺杂区与第二掺杂阱的导电类型相反；层间介质层，位于所述深掺杂阱表面；源区导电插塞，位于所述源区上的层间介质层内；漏区导电插塞，位于所述漏区上的层间介质层内。