一种整星单粒子软错误时频故障地面模拟系统

摘要

本发明公开了一种整星单粒子软错误时频故障地面模拟系统，该系统采用DDS连接外部频标；DDS由MCU控制，并输出至FPGA中，采用PLL对DDS输出信号倍频作为FPGA工作时钟信号；第一计数器的输出端除输出外、还驱动第二计数器；第二计数器的输出端连接脉冲宽度计数器输入端；参考1pps计数器输出1pps的计数信号；脉冲宽度计数器的输出端进行输出、其复位端接入FPGA工作时钟信号；加减周期控制计数器的输出端连接至第一计数器的周期控制端；MCU通过MCU接口向FPGA中输入加减周期控制驱动信号、1pps整周相位信号以及复位请求信号，分别用于对加减周期控制计数器、第一计数器和第二计数器进行周期控制和复位。本发明能够完成单粒子翻转效应时频故障高精度、全面的模拟。

主权项

一种整星单粒子软错误时频故障地面模拟系统，其特征在于，该系统包括一个单刀三掷开关、直接数字式频率合成器DDS、微控制单元芯片MCU、FPGA芯片、窄带锁相晶振以及第一驱动电路和第二驱动电路：所述单刀三掷开关一端外接三个频标，另一端连接所述DDS，用于为DDS从三个频标中选择一个频标作为参考时钟；所述DDS输出端连接FPGA，DDS的控制端通过SPI总线连接所述MCU；所述MCU通过RS232总线接收外部输入的预设输出频率和预设输出相位、通过SPI总线连接DDS的控制端、通过MCU接口接入到所述FPGA中；MCU依据所述预设输出频率、通过SPI总线向DDS输入频率控制字和相位控制字；所述FPGA中集成有锁相环PLL、第一计数器、第二计数器、参考1pps计数器、加减周期控制计数器、脉冲宽度计数器、MCU接口以及一个与门；所述PLL接收DDS的输出信号，进行倍频后由PLL的输出端输出FPGA工作时钟信号，该FPGA工作时钟信号为第一计数器、参考1pps计数器以及脉冲宽度计数器提供驱动信号；所述第一计数器的输出端一方面连接至所述第二计数器的驱动端、另一方面通过窄带锁相晶振以及第一驱动电路进行输出；其中第一计数器的计数模由锁相环倍频倍数决定；所述第二计数器的输出端连接至所述脉冲宽度计数器输入端，第二计数器的计数模由自身时钟确定；第二计数器的周期控制端通过所述MCU接口接收1pps整周相位信号，以实现MCU对第二计数器的周期控制；第二计数器的驱动端接收第一计数器的输出作为驱动信号；所述参考1pps计数器的输入端接入1pps的外部时标，其在FPGA工作时钟信号驱动下，由输出端输出1pps的计数信号；所述脉冲宽度计数器的输出端连接第二驱动电路进行输出；脉冲宽度计数器的复位端接入所述FPGA工作时钟信号；所述加减周期控制计数器通过所述MCU接口接收MCU的加减周期控制驱动信号，该加减周期控制计数器的输出端连接至所述第一计数器的周期控制端；所述MCU通过MCU接口发出加减周期控制驱动信号、1pps整周相位信号以及复位请求信号，所述复位请求信号与所述1pps的计数信号通过所述与门进行与操作后输出相位复位脉冲，该相位复位脉冲分别接入到第一计数器和第二计数器的相位复位端。