| 主权项 |
1.一种具有复数记忆体晶片之半导体晶圆之测试装置,包括:复数输入缓冲器,用来于测试模式中缓冲经由复数输入端施加至该记忆晶片的测试时脉讯号;以及一直流源,用以提供一预定准位的直流至每一该输入端。2.如申请专利范围第1项之具有复数记忆体晶片之半导体晶圆之测试装置,其中该直流源包括一MOS电晶体用来提供该直流,以及一熔丝,具有一连接于该等端与该缓冲器之间的第一点与一接收该直流的第二点。3.如申请专利范围第2项之具有复数记忆体晶片之半导体晶圆之测试装置,其中该熔丝于晶圆测试后被电子或雷射装置切断。4.如申请专利范围第1项之具有复数记忆体晶片之半导体晶圆之测试装置,其中该直流源系连接于一电压源。5.一种具有复数记忆体晶片之半导体晶圆之测试装置,包括:复数输入缓冲器,用来于测试模式中缓冲经由复数输入端施加至该记忆晶片的测试时脉讯号;一熔丝,其一端连接于与每一该输入端连接并对应一该缓冲器之传输线;以及一PMOS电晶体,其闸极连接至接地电压,源极连接至一电压源,而汲极连接至该熔丝之另一端,藉此当该电压源及接地电压被施加至该记忆晶片时,该输入端的电压准位藉由该熔丝而维持在该电压源的准位。6.如申请专利范围第5项之具有复数记忆体晶片之半导体晶圆之测试装置,其中该熔丝于晶圆测试后被电子或雷射装置切断。7.一种具有复数记忆体晶片之半导体晶圆之测试装置,包括:复数输入缓冲器,用来于测试模式中缓冲经由复数输入端施加至该记忆晶片的测试时脉讯号;一熔丝,其一端连接于与每一该输入端连接并对应一该缓冲器之传输线;以及一NMOS电晶体,其闸极连接至电压源,汲极连接至一接地电压,而源极连接至该熔丝之另一端,藉此当该电压源及接地电压被施加至该记忆晶片时,该输入端的电压准位藉由该熔丝而维持在该电压源的准位。8.如申请专利范围第7项之具有复数记忆体晶片之半导体晶圆之测试装置,其中该熔丝于晶圆测试后被电子或雷射装置切断。图式简单说明:第一图系习知提供测试讯号至半导体晶圆的装置的方块图;第二图系制造于晶圆上之复数记忆晶片之具有本发明较佳实施例之晶圆测试讯号产生器晶片的方块图;以及第三图系制造于晶圆上之复数记忆晶片之具有本发明另一较佳实施例之晶圆测试讯号产生器晶片的方块图。 |
