| 摘要 |
<p>본 발명의 데이터 저장 장치는, 복수의 채널들에 접속된 복수의 제 1 메인 메모리들, 상기 복수의 채널들을 공유하는 복수의 제 2 메인 메모리들, 상기 제 1 및 제 2 메인 메모리들에 프로그램될 데이터를 임시 저장하는 버퍼 메모리, 그리고 상기 버퍼 메모리로부터 하나의 희생 캐시라인의 데이터가 상기 제 1 메인 메모리들로 프로그램되는 동안 상기 버퍼 메모리로부터 복수 개의 희생 캐시라인의 데이터가 상기 제 2 메인 메모리들로 프로그램되도록 제어하는 컨트롤러를 포함한다.</p> |
