| 主权项 |
一种半导体记忆体装置，其包括：一主字线解码器，其经组态以对一列位址之上部位元进行解码以产生一主字线选择信号；一子字线选择线解码器，其经组态以对该列位址之在该列位址中低于该等上部位元之位元进行解码以产生一子字线选择信号；一主字线驱动器，其经组态以回应于该主字线选择信号而驱动复数个主字线；一子字线选择线驱动器，其经组态以回应于该子字线选择信号而驱动复数个子字线选择线；一子字线关断电压线驱动器，其经组态以回应于该子字线选择信号或该主字线选择信号而用不同电压位准来驱动复数个子字线；及一子字线驱动器，其经组态以回应于该等主字线、该等子字线选择线及该等子字线关断电压线上之信号而驱动复数个子字线，其中该复数个子字线关断电压线系与该复数个子字线选择线成对且系平行配置。
|
