发明名称 改善封装及3D积体电路的底部塡充制程的系统与方法
摘要
申请公布号 TWI512852 申请公布日期 2015.12.11
申请号 TW102126306 申请日期 2013.07.23
申请人 台湾积体电路制造股份有限公司 发明人 刘雁欣;陈庆和;左克伟;汪青蓉
分类号 H01L21/56;H01L25/04 主分类号 H01L21/56
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼;李世章 台北市中山区松江路148号11楼
主权项 一种积体电路封装的方法,包括:藉由贴附一晶片至一封装基板,形成一封装单元;贴附一表面焊接装置至所述封装基板;施行一电浆处理至所述封装基板的一第一部分及一第三部份,其中所述第一部分相对于所述封装基板位于所述晶片下方的部分,及其中所述第三部份相对于所述封装基板邻近所述表面焊接装置的部分;所述电浆处理不施加于所述封装基板的一第二部分,其中所述封装基板的所述第二部分环绕所述封装基板的所述第一部份,及其中所述封装基板之所述第二部份设置于所述第一部分与所述第三部份间;以及施加一底部填充材料至所述封装基板的所述第一部份上。
地址 新竹市新竹科学工业园区力行六路8号