| 主权项 |
1.一种具有突波干扰抵抗能力之正交分频多工接 收机,包括: 一突波杂讯消除器,其系用以接收输入信号,并消 除突波干扰;及 一解调器,其系电性连接于该突波杂讯消除器,以 对经过该突波杂讯消除器所处理后之输入信号进 行解调变的动作; 其中,该突波杂讯消除器进一步包括: 一类比/数位转换器(ADC),以将该些输入信号转换成 复数个信号点; 一延迟线,其系用以暂存该些信号点; 一信号处理器,以计算一预定数目之信号点的总合 ; 一门槛判断器(thresholder),其系用以检查该信号处 理器所提供之一输入値是否大于一预定门槛値,该 输入値系为该预定数目之信号点的总合;及 一开关单元,在该输入値大于该预定门槛値的情况 下,该开关单元会用零来取代该些受到突波干扰影 响之信号点的値。 2.如申请专利范围第1项所述之具有突波干扰抵抗 能力之正交分频多工接收机,其中该信号处理器系 进一步具有复数个绝对値运算器及一加总运算器, 该些绝对値运算器系用以计算该些信号点的绝对 値,而该加总运算器系用以对该些绝对値运算器所 输出之绝对値进行累加的动作。 3.如申请专利范围第1项所述之具有突波干扰抵抗 能力之正交分频多工接收机,其中该突波杂讯消除 器系进一步具有一干扰次数计算器,以计算在一预 定时间内突波干扰发生的次数。 4.如申请专利范围第3项所述之具有突波干扰抵抗 能力之正交分频多工接收机,其中该解调器进一步 具有一载波回复电路、一时间点回复电路及一快 速傅立叶转换窗口选择器,若在该预定时间内突波 干扰发生的次数大于一预定数目,该载波回复电路 、该时间点回复电路及该快速傅立叶转换窗口选 择器的设定会维持不变。 5.如申请专利范围第3项所述之具有突波干扰抵抗 能力之正交分频多工接收机,其中该解调器进一步 具有一软输入维特比解码器,而该软输入维特比解 码器之通道状态値会依随着突波干扰发生的次数 而改变。 6.如申请专利范围第1项所述之具有突波干扰抵抗 能力之正交分频多工接收机,其中该突波杂讯消除 器系进一步具有一自动增益控制器,若该信号处理 器所提供之该输入値持续大于该预定门槛値的状 态超过一预设时间限制,该自动增益控制器的增益 値会被更正。 7.一种突波杂讯消除器,其系用以消除突波干扰,该 突波杂讯消除器包括: 一类比/数位转换器,以将输入信号转换成复数个 信号点; 一延迟线,其系用以暂存该些信号点; 一信号处理器,以计算一预定数目之信号点的总合 ; 一门槛判断器,其系用以检查该信号处理器所提供 之一输入値是否大于一预定门槛値,该输入値系为 该预定数目之信号点的总合;及 一开关单元,在该输入値大于该预定门槛値的情况 下,该开关单元会用零来取代该些受到突波干扰影 响之信号点的値。 8.如申请专利范围第7项所述之突波杂讯消除器,其 中该信号处理器系进一步具有复数个绝对値运算 器及一加总运算器,该些绝对値运算器系用以计算 该些信号点的绝对値,而该加总运算器系用以对该 些绝对値运算器所输出之绝对値进行累加的动作 。 9.如申请专利范围第7项所述之突波杂讯消除器,其 中该突波杂讯消除器系进一步具有一干扰次数计 算器,以计算在一预定时间内突波干扰发生的次数 。 10.如申请专利范围第9项所述之突波杂讯消除器, 其中该突波杂讯消除器会将该些信号点或零传送 给该解调器以进行信号解调变的动作,而该解调器 进一步具有一载波回复电路、一时间点回复电路 及一快速傅立叶转换窗口选择器,若在该预定时间 内突波干扰发生的次数大于一预定数目,该载波回 复电路、该时间点回复电路及该快速傅立叶转换 窗口选择器的设定会维持不变。 11.如申请专利范围第9项所述之突波杂讯消除器, 其中该突波杂讯消除器会将该些信号点或零传送 给该解调器以进行信号解调变的动作,该解调器进 一步具有一软输入维特比解码器,而该软输入维持 比解码器之通道状态値会依随着突波干扰发生的 次数而改变。 12.如申请专利范围第7项所述之突波杂讯消除器, 其系进一步具有一自动增益控制器,若该信号处理 器所提供之该输入値持续大于该预定门槛値的状 态超过一预设时间限制,该自动增益控制器的增益 値会被更正。 图式简单说明: 第一图 系为本发明之具有突波干扰抵抗能力之正 交分频多工接收机的方块图。 第二A~C图 系为本发明之门槛判断器之输入信号的 波形图。 第三图 系为本发明之门槛判断器的运作流程图。 第四图 系本发明之解调器的方块图。 第五图 系为本发明之干扰次数计算器的运作流程 图。 |
