一种快速细步进捷变频雷达信号产生装置

摘要

本发明属于通信、雷达等发射机信号产生系统领域，具体涉及的是采用载频信号与脉冲信号的调制，基于FPGA平台采用DDS+DAS+PLL混合合成技术的快速细步进捷变频雷达信号产生装置。快速细步进捷变频雷达信号产生装置，包括电源、晶振、FPGA平台、控制单元4、数模转换器以及EPROM。本发明采用的并行的方式进行频率合成，并采用DDS+DAS+PLL的混合方式，通过控制单元的模式选择，进行相对应的载频信号的选择和脉冲信号形式，并且在于DDS也给出了对应的优化方案，在此基础上提高了器件的工作速度，结合混合模式，形成的捷变频信号有高分辨率、转换速度快、步进细等优势。

主权项

一种快速细步进捷变频雷达信号产生装置，包括电源(1)、晶振(2)、FPGA平台(3)、控制单元(4)、数模转换器(5)以及EPROM(6)，其中电源(1)为系统所需器件提供各种电源输入，晶振(2)为FPGA平台(3)提供输入时钟参考，控制单元(4)为FPGA平台(3)提供控制信号输入，经过FPGA平台(3)输出的数字量送到数模转换器(5)产生装置所需的模拟信号输出，EPROM(6)为FPGA平台(3)提供加载配置程序；FPGA平台(3)利用晶振(2)和锁相环模块(31)产生一个足够高频率的基准时钟，在此基准时钟下，通过DDS模块(32)产生载频信号，由脉冲信号发生器(33)生成脉宽可调的和幅度可调的脉冲信号，数据由控制单元控制输出，经过混频器(34)将信号调制在一起，经过数模转换器(5)输出捷变频信号；捷变频雷达信号通过采用控制单元(12)对DDS模块(13)进行控制，包括：步骤1：将晶振输入的参考时钟通过锁相环倍频产生基准时钟；步骤2：利用控制单元实现对捷变频雷达信号类型、通道数量、脉冲宽度、脉冲重复周期、载波频率的模式选择；步骤3：将DDS模块输出的载波频率与脉冲信号产生模块输出的脉冲信号进行调制，输出所设置类型的捷变频雷达信号；所述DDS模块(13)采用并行方式输出载频信号，内部相位累加器模块采用流水线的方式进行相位累加，其中输出的载频信号的频率为：F_out＝f_clk·M/2^N，其中F_out为输出频率，f_clk为采样时钟，M为频率控制字，N为相位累加器的位数，将频率控制单元进行相应模块的档位选择，在频率控制字前加一个乘法器，一端是相对应的档位选择，另一端是频率控制字的输入设置端。