发明名称 |
阵列基板及其制造方法和显示装置 |
摘要 |
本发明提供一种阵列基板及其制备方法和显示装置,所述方法包括:在衬底基板上沉积栅金属薄膜,通过第一次构图工艺形成包括栅极的第一图形;依次沉积栅极绝缘膜、第一透明导电薄膜、源漏金属薄膜和掺杂a-si薄膜,通过第二次构图工艺形成包括像素电极、源电极、漏电极及掺杂半导体层的第二图形;沉积a-si薄膜,通过第三次构图工艺形成包括TFT沟道、半导体层及栅极绝缘层过孔的第三图形;沉积钝化层薄膜,通过第四次构图工艺形成包括钝化层过孔的第四图形,其中钝化层过孔与栅极绝缘层过孔的位置相对应;沉积第二透明导电薄膜,通过第五次构图工艺形成包括电性连接部的第五图形。本发明的方法能够减少制程,提高产品品质。 |
申请公布号 |
CN103489877B |
申请公布日期 |
2015.12.09 |
申请号 |
CN201310462378.9 |
申请日期 |
2013.09.30 |
申请人 |
北京京东方光电科技有限公司 |
发明人 |
李田生;谢振宇 |
分类号 |
H01L27/12(2006.01)I;H01L21/77(2006.01)I;G02F1/1362(2006.01)I;G02F1/1368(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京银龙知识产权代理有限公司 11243 |
代理人 |
许静;黄灿 |
主权项 |
一种阵列基板的制作方法,所述阵列基板包括栅极、有源层、源电极、漏电极及像素电极;其特征在于,所述的方法包括:步骤1、在衬底基板上沉积栅金属薄膜,通过第一次构图工艺形成包括栅极的第一图形;步骤2、在形成所述第一图形的衬底基板上依次沉积栅极绝缘膜、第一透明导电薄膜、源漏金属薄膜和掺杂a‑si薄膜,通过第二次构图工艺形成包括像素电极、源电极、漏电极及掺杂半导体层的第二图形;步骤3、在形成所述第二图形的衬底基板上沉积a‑si薄膜,通过第三次构图工艺形成包括TFT沟道、半导体层以及栅极绝缘层过孔的第三图形,其中所述栅极绝缘层过孔设置于与所述栅极对应的位置;步骤4、在形成所述第三图形的衬底基板上沉积钝化层薄膜,通过第四次构图工艺形成包括钝化层过孔的第四图形,其中所述钝化层过孔与所述栅极绝缘层过孔的位置相对应;步骤5、在形成所述第四图形的衬底基板上沉积第二透明导电薄膜,通过第五次构图工艺形成包括电性连接部的第五图形,其中所述电性连接部的至少一部分位于所述钝化层过孔和所述栅极绝缘层过孔内,并将所述栅极与所述源电极、所述漏电极中的至少一个电性连接。 |
地址 |
100176 北京市经济技术开发区西环中路8号 |