| 主权项 |
一种低电压工作的SRAM的存储单元电路，其特征是包括2个PMOS管MP1、MP2，6个NMOS管MN1～MN6，以及2个控制端口cont和Colum；电路结构采用单端读写的双端口结构：MP1管的源端连接电源电压VDD，其漏端连接至MN5管的源端、MN3管的漏端、MP2管的栅端和MN2的栅端，其栅端连接至MN1管的栅端、MN2管的漏端、MP2的漏端以及MN6管的源端；MP2管的源端连接电源电压VDD；MN1管的源端连接接地电压VSS，其漏端接MN3管的源端；MN2管的源端接VSS；MN3管的栅端接控制端口cont；MN4管的源端接MN5管的漏端，其漏端接位线BL，栅端接控制端口Colum；MN5管的栅端接字线WL；MN6管的漏端接读位线RBL，其栅端接读字线RWL；此外，所有的PMOS管的体端均与电源电压VDD相连，所有的NMOS管的体端均与接地电压VSS相连；所述存储单元电路的驱动如下：1)、保持操作：在存储单元电路保持数据期间，控制端口Colum、字线WL和读字线RWL都被设置为低电平“0”，控制端口cont被设置为高电平“1”；2)、写操作：在存储单元电路写数据期间，读字线RWL和控制端口cont被设置为低电平“0”，字线WL和控制端口Colum被设置为高电平“1”；3)、读操作：在存储单元电路读数据的期间，字线WL和控制端口Colum被设置为低电平“0”，控制端口cont同样也被设置为低电平“0”，读字线RWL被设置为高电平“1”。 |
