板卡通信方法及板卡、FPGA的加载方法和系统

摘要

本申请提供了一种板卡通信方法及一种板卡、一种FPGA的加载方法和系统，其中的发送端板卡通信方法具体包括：发送端板卡将传输数据封装为数据帧；发送端板卡对所述数据帧进行时钟合路，得到相应的合路数据；发送端板卡将所述合路数据通过背板的一根数据线发送给接收端板卡。本申请能够在节省背板走线资源的前提下，以较少的存储器成本完成FPGA的加载，缩短FPGA所在板卡的启动时间。

主权项

一种板卡通信方法，其特征在于，所述板卡作为发送端板卡，所述方法包括：发送端板卡将传输数据封装为数据帧；发送端板卡对所述数据帧进行时钟合路，得到相应的合路数据；发送端板卡将所述合路数据通过背板的一根数据线发送给接收端板卡；其中，所述发送端板卡对所述数据帧进行时钟合路，得到相应的合路数据的步骤，进一步包括：将所述数据帧的每个编码位扩展为若干个发送端板卡时钟周期的合路数据，所述若干个发送端板卡的时钟周期的合路数据包括：第一数据，其为宽度为(A+0.5)倍发送端板卡时钟周期的高脉冲数据；第二数据，其为宽度为B倍发送端板卡时钟周期的脉冲数据，脉冲极性与所述数据帧的编码位一致；第三数据，其为宽度为(C+0.5)倍发送端板卡时钟周期的低脉冲数据；其中，A，B，C为大于0的自然数。