发明名称 一种主从MII管理接口串行通信方法
摘要 本发明提出了一种主从MII管理接口串行通信方法,采用本发明方法实现一驱多主从控制系统,可以在不借助MDC时钟驱动芯片、无需MDC信号线的情况下,顺利的完成主控器件的MII管理接口与多个从属器件MII管理接口之间的MDIO数据串行通信,从而减少了主控器件的MII管理接口与多个从属器件MII管理接口之间的数据连线,有助于降低系统PCB走线难度,减少PCB层数,并且也无需考虑因MDIO信号线与MDC信号线的走线等长处理不当导致MDIO数据与MDC时钟时序错误的问题,从而从整体上降低系统PCB走线设计难度,同时有助于减少系统中的时钟驱动芯片使用量或者时钟驱动芯片的管脚使用量,降低系统硬件成本。
申请公布号 CN103235767B 申请公布日期 2015.12.09
申请号 CN201310124806.7 申请日期 2013.04.11
申请人 和记奥普泰通信技术有限公司 发明人 李晖
分类号 G06F13/38(2006.01)I;G06F13/42(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 重庆博凯知识产权代理有限公司 50212 代理人 张先芸
主权项 一种主从MII管理接口串行通信方法,用于主控器件的MII管理接口与多个从属器件MII管理接口之间的MDIO数据串行通信;其特征在于,主控器件的MDIO处理模块以及各个从属器件的MDIO处理模块均按照MDIO串行通信协议进行MDIO数据处理,主控器件的MII管理接口以及各个从属器件的MII管理接口仅连接MDIO串行总线;主控器件的MDIO处理模块和MII管理接口之间还设有主控计数锁存处理模块,每个从属器件的MDIO处理模块和MII管理接口之间还设有从属计数锁存处理模块,且主控器件和各个从属器件所在系统的系统时钟频率设置为MDIO串行通信协议中MDC时钟频率的N倍,N为大于1的正整数,主控器件的主控计数锁存处理模块以及各个从属器件的从属计数锁存处理模块均以系统时钟频率进行累加计数和数据采样操作;其中:主控器件中,在主控器件的MDIO处理模块进行读操作期间,主控计数锁存处理模块将MDIO处理模块需要读出的MDC时钟频率的MDIO数据以系统时钟频率进行N倍采样转换为MDIO系统时钟采样数据,通过主控器件的MII管理接口以系统时钟频率将MDIO系统时钟采样数据发送至MDIO总线,且每当MDIO系统时钟采样数据中出现连续32N个高电平数据比特以后的第一个低电平数据比特时或者每当累加计数到N时,主控计数锁存处理模块将计数复位为零并重新开始进行累加计数;在主控器件的MDIO处理模块进行写操作期间,主控计数锁存处理模块以系统时钟频率获取主控器件的MII管理接口从MDIO总线接收到的MDIO系统时钟采样数据,且每当累加计数到N时,主控计数锁存处理模块将计数复位为零并重新开始进行累加计数,每当累加计数到第一预设取数值n1时,主控计数锁存处理模块将MDIO系统时钟采样数据中当前时刻的一个比特数据锁存并传送给主控器件的MDIO处理模块,从而从MDIO系统时钟采样数据中恢复出MDC时钟频率的MDIO数据传送给主控器件的MDIO处理模块进行MDIO数据处理;其中,0<n1<N;从属器件中,在从属器件的MDIO处理模块进行写操作期间,从属计数锁存处理模块以系统时钟频率获取从属器件的MII管理接口从MDIO总线接收到的MDIO系统时钟采样数据,且每当MDIO系统时钟采样数据中出现连续32N个高电平数据比特以后的第一个低电平数据比特时或者每当累加计数到N时,从属计数锁存处理模块将计数复位为零并重新开始进行累加计数,每当累加计数到第二预设取数值n2时,从属计数锁存处理模块将MDIO系统时钟采样数据中当前时刻的一个比特数据锁存并传送给从属器件的MDIO处理模块,从而从MDIO系统时钟采样数据中恢复出MDC时钟频率的MDIO数据传送给从属器件的MDIO处理模块进行MDIO数据处理;其中,0<n2<N;在从属器件的MDIO处理模块进行读操作期间,从属计数锁存处理模块将MDIO处理模块需要读出的MDC时钟频率的MDIO数据以系统时钟频率进行N倍采样转换为MDIO系统时钟采样数据,通过从属器件的MII管理接口以系统时钟频率将MDIO系统时钟采样数据发送至MDIO总线,且每当累加计数到N时,从属计数锁存处理模块将计数复位为零并重新开始进行累加计数。
地址 401121 重庆市北部新区青枫北路18号拓展区A3栋2楼