| 摘要 |
<p>패터닝 공정의 사용횟수를 최소화하면서 다양한 깊이의 트렌치들을 갖는 반도체 장치의 소자분리 구조체 형성방법을 제공한다. 제 1 패터닝 공정을 사용하여 반도체 기판을 부분적으로 에칭하여 제 1 깊이를 갖는 제 1 및 제 2 트렌치들을 형성한다. 상기 반도체 기판은 영역Ⅰ, 영역Ⅱ, 및 영역Ⅲ을 구비한다. 상기 제 1 트렌치들은 상기 영역Ⅰ에 형성하고 상기 제 2 트렌치들은 상기 영역Ⅱ에 형성한다. 제 2 패터닝 공정을 사용하여 상기 반도체 기판을 부분적으로 에칭하여 상기 영역Ⅲ에 제 3 트렌치들 및 상기 영역Ⅱ에 제 4 트렌치들을 형성한다. 상기 제 4 트렌치들은 상기 제 2 트렌치들의 하부에 연장된다. 상기 제 3 트렌치들은 제 2 깊이를 갖는다. 상기 제 4 트렌치들은 제 3 깊이를 갖는다. 상기 제 1 내지 제 4 트렌치들을 매립하는 소자분리막을 형성한다.</p> |
