| 主权项 |
一种数据位数可选的伪随机信号发生器，其特征在于：采用两组伪随机数发生器电路结构时，基于并行结构最长线性反馈移位寄存器的N<sub>a</sub>位伪随机数发生器A，生成了m位的均匀分布伪随机数，记为A[k]，以二进制表示为A<sub>m‑1</sub>[k]A<sub>m‑2</sub>[k]．．．A<sub>1</sub>[k]A<sub>0</sub>[k]；基于并行结构的N<sub>b</sub>位最长线性反馈移位寄存器的伪随机数发生器B，生成了m位的均匀分布伪随机数，记为B[k]，以二进制表示为B<sub>m‑1</sub>[k]B<sub>m‑2</sub>[k]．．．B<sub>1</sub>[k]B<sub>0</sub>[k]；伪随机数A[k]与伪随机数B[k]并联，生成2m位伪随机数D[k]，以二进制表示为D<sub>2m‑1</sub>[k]D<sub>2m‑2</sub>[k]．．．D<sub>1</sub>[k]D<sub>0</sub>[k]；要求伪随机数发生器A生成的伪随机数A[k]与伪随机数发生器B生成的伪随机数B[k]不相关，即伪随机数发生器A的本原多项式与伪随机数发生器B的本原多项式不能是镜像本原多项式，由于伪随机数发生器A与伪随机数发生器B之间不相关，生成的伪随机数D[k]中的每一位是均匀分布的，因此D[k]是2m位均匀分布伪随机数；当m为偶数时，并行结构伪随机数发生器A的序列周期为2<sup>Na</sup>‑1，并行结构伪随机数发生器B的序列周期为2<sup>Nb</sup>‑1；伪随机数D[k]的序列周期为伪随机数发生器A与B序列周期的最小公倍数，因此伪随机数D[k]的序列周期得到了极大扩展。 |
