发明名称 PROGRAMMABLE PATCH ARCHITECTURE FOR ROM
摘要 <p>일 실시예에 따른 시스템은 호스트 중앙 처리 유닛(CPU), 호스트 CPU와 통신하고 적어도 하나의 어드레스와 연관된 정보를 저장하도록 구성된 제 1 저장 매체, 호스트 CPU와 통신하고 제 1 저장 매체의 적어도 하나의 어드레스와 연관된 패치 정보를 저장하도록 구성된 제 2 저장 매체 및 호스트 CPU로부터의 페치 인스트럭션에 응답하여, 페치 인스트럭션이 패치 인스트럭션과 연관된 적어도 하나의 어드레스에 정합하는 목적지 어드레스를 포함하면 제 2 저장 매체로부터 패치 정보를 선택하도록 구성된 선택 회로를 포함한다.</p>
申请公布号 KR101574512(B1) 申请公布日期 2015.12.07
申请号 KR20147002616 申请日期 2012.07.05
申请人 인텔 코포레이션 发明人 바르마 비샬 브이;코쉬 카말 제이
分类号 G06F9/06;G06F15/76 主分类号 G06F9/06
代理机构 代理人
主权项
地址