| 摘要 |
L'invention concerne un procédé de commande de deux cellules mémoire jumelles (C11, C12) comprenant chacune un transistor à grille flottante (FGT11, FGT12) comportant une grille de contrôle d'état (CG), en série avec un transistor de sélection (ST11, ST12) comportant une grille de contrôle de sélection (SGC) commune aux deux cellules mémoire, les drains des transistors à grille flottante étant connectés à une même ligne de bit (BL), le procédé comprenant des étapes de programmation de la première cellule mémoire (C11, C21) par injection d'électrons chauds, en appliquant une tension positive (BLV3) à la ligne de bit et une tension positive (Vpg) à la grille de contrôle d'état de la première cellule mémoire, et simultanément, d'application à la grille de contrôle d'état de la seconde cellule mémoire d'une tension positive (Vsp) apte à faire passer un courant de programmation (I2) dans la seconde cellule mémoire (C12, C22), sans la faire passer dans un état programmé. |
