改善半导体器件不同区域关键尺寸差异的方法

摘要

本发明涉及一种改善半导体器件不同区域关键尺寸差异的方法，应用于多晶硅的厚硬掩膜刻蚀工艺中，包括：提供一具有多晶硅层的衬底，且该多晶硅层的上表面覆盖有厚硬掩膜；其中，所述厚硬掩膜包括氮化硅层和氧化硅层，所述氮化硅层覆盖所述多晶硅层的上表面，所述氧化硅层覆盖所述氮化硅层的上表面；采用各向异性的等离子体对所述氧化硅层进行干法刻蚀，部分去除所述氧化硅层至所述氮化硅层的上表面；继续采用各向同性的等离子体对所述氮化硅层进行干法刻蚀，以去除暴露的氮化硅层至所述多晶硅层的上表面，于所述多晶硅层的上表面形成掩膜图案。本发明能够改善整个多晶硅厚硬掩膜的形貌，提高关键尺寸的均匀度，并最终提高器件的可靠性。

主权项

一种改善半导体器件不同区域关键尺寸差异的方法，应用于多晶硅的厚硬掩膜刻蚀工艺中，其特征在于，所述方法包括：提供一具有多晶硅层的衬底，且该多晶硅层的上表面覆盖有厚硬掩膜；其中，所述厚硬掩膜包括氮化硅层和氧化硅层，所述氮化硅层覆盖所述多晶硅层的上表面，所述氧化硅层覆盖所述氮化硅层的上表面；采用各向异性的等离子体对所述氧化硅层进行干法刻蚀，部分去除所述氧化硅层至所述氮化硅层的上表面，其中，所述各向异性的离子由CH4或CH2F2气体在压强为5mT‑6mT，偏压为500V‑600V的等离子发生器中经等离子体化工艺后形成；继续采用各向同性的等离子体对所述氮化硅层进行干法刻蚀，以去除暴露的氮化硅层至所述多晶硅层的上表面，于所述多晶硅层的上表面形成掩膜图案，其中，所述各向同性的等离子体由高刻蚀比的气体CH3F在压强为20mT‑30mT，偏压为50V‑60V的等离子体发生器中经等离子体化工艺后形成。