发明名称 流水线逐次逼近模数转换器
摘要 本发明公开了一种流水线逐次逼近模数转换器,用于解决现有流水线逐次逼近模数转换器功耗大的技术问题。技术方案是第一级电路采用一个6-bit半增益MDAC电路,第二级电路采用一个8-bit全参考电压分段电容SAR ADC。所述的8-bit全参考电压分段电容SAR ADC的整个电容网络分为高4位二进制加权电容网络和低4位二进制加权电容网络。由于8-bit全参考电压分段电容SAR ADC的采样电容大幅度减少,使得6-bit半增益MDAC电路中的余量放大器负载电容大幅度减少。对于同样的误差要求,可以减少6-bit半增益MDAC电路中的余量放大器所消耗的电流,从而降低了流水线逐次逼近模数转换器的功耗。
申请公布号 CN105119603A 申请公布日期 2015.12.02
申请号 CN201510560510.9 申请日期 2015.09.06
申请人 西北工业大学 发明人 高武;薛菲菲;王佳;魏晓敏;胡永才
分类号 H03M1/38(2006.01)I 主分类号 H03M1/38(2006.01)I
代理机构 西北工业大学专利中心 61204 代理人 王鲜凯
主权项 一种流水线逐次逼近模数转换器,包括一个6‑bit半增益MDAC电路,其特征在于:还包括一个8‑bit全参考电压分段电容SAR ADC;所述的8‑bit全参考电压分段电容SAR ADC的整个电容网络分为高4位二进制加权电容网络和低4位二进制加权电容网络;在采样阶段,开关S、开关S<sub>1e</sub>和开关S<sub>1f</sub>闭合;上半部高4位二进制加权电容网络所有电容的下极板接输入信号V<sub>ip</sub>,上极板接共模电平V<sub>cm</sub>;上半部低4位二进制加权电容网络所有电容的下极板接参考电压V<sub>refn</sub>,上极板接分段电容C的下级板;下半部高4位二进制加权电容网络所有电容的下极板接输入信号V<sub>in</sub>,上极板接共模电平V<sub>cm</sub>;下半部低4位二进制加权电容网络所有电容的下极板接参考电压V<sub>refp</sub>,上极板接分段电容C的下级板;两个分段电容的上极板接共模电平V<sub>cm</sub>;在转换阶段,开关S、S<sub>1e</sub>、S<sub>1f</sub>断开;电容网络中所有电容的下极板根据数字码d<sub>i</sub>的值选择接到参考电压V<sub>refp</sub>或V<sub>refn</sub>上;若d<sub>i</sub>的值为高电平,则上半部电容网络中相应电容的下极板接到参考电压V<sub>refp</sub>上,下半部电容网络中相应电容的下极板接到参考电压V<sub>refn</sub>上;若d<sub>i</sub>的值为低电平,则上半部电容网络中相应电容的下极板接到参考电压V<sub>refn</sub>上,下半部电容网络中相应电容的下极板接到参考电压V<sub>refp</sub>上。
地址 710072 陕西省西安市友谊西路127号