sigma-delta PLL频率测量电路及方法

摘要

本发明提供了一种sigma-delta PLL频率测量电路及方法。该电路包括从输入端开始顺次设置的整形电路、鉴相器、环路滤波器、ADC和延迟环节，且延迟环节的输出端经过计数器反馈输入至鉴相器；测频方法为：整形电路将待测信号滤波、放大后，转为同频率的方波信号；鉴相器测量方波信号与计数器输出信号的过零点时间差，并输出面积与时间差成正比的脉冲电流信号；环路滤波器对鉴相器的输出电流进行积分和滤波后转为电压信号；ADC将环路滤波器输出的模拟电压转为数字信号；延迟环节对ADC输出的数字信号进行延迟，据此确定待测信号的频率；计数器产生时钟周期与延迟后数字信号成正比的计数器输出信号并输入鉴相器。本发明进行频率测量的抗噪能力强、分辨率高且易于实现。

主权项

一种sigma‑delta PLL频率测量电路，其特征在于，包括从输入端开始顺次设置的整形电路(100)、鉴相器(200)、环路滤波器(300)、ADC(400)和延迟环节(500)，且延迟环节(500)的输出端经过计数器(600)反馈输入至鉴相器(200)，其中：整形电路(100)，将待测信号滤波、放大后，转为同频率的方波信号V_out；鉴相器(200)，测量经整形后的待测信号V_out与计数器输出信号C_out的过零点时间差，并输出面积与时间差e_n成正比的脉冲电流信号I_out；环路滤波器(300)，对鉴相器(200)的输出电流I_out进行积分和滤波，并将其转为电压信号；ADC(400)，将环路滤波器(300)输出的模拟电压转为数字信号N；延迟环节(500)，对ADC(400)输出的数字信号N进行一个时钟周期的延迟；计数器(600)，产生时钟周期与延迟后的数字信号N成正比的计数器输出信号C_out，并将该计数器输出信号C_out输入鉴相器(200)。