发明名称 一种嵌入式多功能的视频接口模块
摘要 本实用新型涉及一种嵌入式多功能的视频接口模块,包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路;电源模块向FPGA供电;全局时钟模块向FPGA提供全局时钟信号;视频AD转换模块与FPGA连接;视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出;SDI编码模块与FPGA连接,串口驱动电路接收的TTL信号,将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用。本实用新型视频接口模块体积小、重量轻,约150克。
申请公布号 CN204836400U 申请公布日期 2015.12.02
申请号 CN201520531362.3 申请日期 2015.07.21
申请人 中国科学院西安光学精密机械研究所 发明人 张永康;田雁;许朝晖;冯谋朝;丁璐;田广元
分类号 H04N7/18(2006.01)I;H04N5/775(2006.01)I 主分类号 H04N7/18(2006.01)I
代理机构 西安智邦专利商标代理有限公司 61211 代理人 张倩
主权项 一种嵌入式多功能的视频接口模块,其特征在于:包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路;所述电源模块向FPGA供电;所述全局时钟模块向FPGA提供全局时钟信号,向视频AD转换模块时钟输入信号;所述视频AD转换模块用于将PAL制式视频信号解码为8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS,该数据信号经FPGA进行图像处理;所述视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出;所述SDI编码模块用于将来自FPGA的视频数据、视频时钟进行串化处理,输出SDI视频图像;所述CameraLink接口电路用于采集工业CameraLink相机的图像数据,将图像数据LVDS差分信号、LVDS差分时钟信号转换输出为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用;所述串口驱动电路接收的TTL信号,将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用;所述输出驱动器电路用于将来自FPGA的80位LVTTL数据信号、像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。
地址 710119 陕西省西安市高新区新型工业园信息大道17号