发明名称 |
一种基于异构平台的多种并行错误检测体系架构 |
摘要 |
本发明属于并行处理器技术领域,具体涉及一种基于异构处理平台的多种并行错误检测体系架构。本发明主要利用异构平台上通用图形处理器强大的并行计算能力与可编程性,来同时检测主流的多种并行错误,包括数据竞争,原子性违背和顺序违背。设计复杂度方面,本发明只需要较平滑的硬件复杂度,并且不需要改变片上关键路径(如高速缓存或者缓存一致性)的逻辑,只添加访存收集模块和访存预处理模块,分别来收集可能导致并行错误的访存指令和提供错误检测的相关信息,错误检测的算法则利用通用图形处理器来实现高度并行。本发明提供的硬件架构能够在程序运行过程中发现并行错误,并且只带来很小的运行开销。 |
申请公布号 |
CN105117369A |
申请公布日期 |
2015.12.02 |
申请号 |
CN201510468604.3 |
申请日期 |
2015.08.04 |
申请人 |
复旦大学 |
发明人 |
张为华;余时强 |
分类号 |
G06F15/163(2006.01)I;G06F15/167(2006.01)I |
主分类号 |
G06F15/163(2006.01)I |
代理机构 |
上海正旦专利代理有限公司 31200 |
代理人 |
陆飞;盛志范 |
主权项 |
一种基于异构平台的多种并行错误检测体系架构,其特征在于:是在当前主流的异构平台体系架构基础上添加两个简易硬件模块:访存收集模块和访存预处理模块,从而建立整个并行错误检测的体系;其中,所述访存收集模块在检测流程的上游,位于每个处理器内,负责访存收集;所述访存预处理模块接收访存收集模块收集的访存信息,经预处理后将它们记录成为历史信息,然后发送至通用图形处理器进行错误检测;通用图形处理器在检测流程下游,接收访存预处理模块发送来的访存信息并进行相应算法的检测。 |
地址 |
200433 上海市杨浦区邯郸路220号 |