发明名称 在多处理器系统中的例外控制
摘要
申请公布号 TWI511042 申请公布日期 2015.12.01
申请号 TW100136555 申请日期 2011.10.07
申请人 ARM股份有限公司 发明人 琼斯赛门;泰普利乔多明尼克麦可
分类号 G06F9/30 主分类号 G06F9/30
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼;李世章 台北市中山区松江路148号11楼
主权项 一种资料处理设备,该资料处理设备包含:复数个处理单元,每一处理单元执行对应于一处理执行绪之一程式指令串流;及例外控制电路系统,该例外控制电路系统经配置以控制该等复数个处理单元之复数个群组中该等复数个处理单元之一群组之例外处理,该等复数个处理单元回应对应于该群组之一例外触发事件而执行各自的处理执行绪,其中该例外控制电路系统经配置以控制该群组内的该等处理单元之每一处理单元,以藉由依序的动作来回应该例外触发事件,该依序的动作为以下步骤:中断与该处理单元相关的该程式指令串流之执行;执行一例外处理程式指令串流及执行例外处理;及继续执行与该处理单元相关的该程式指令串流,其中针对该群组内的该等处理单元之每一处理单元,该例外控制电路系统仅为一序列处理单元例外状态之该例外触发事件控制一次遍历(traversal),其中该序列处理单元例外状态依序为:(i)正常状态(normal),对应于与该处理单元相关的该程式指令串流之处理状态;(ii)例外进行状态(in-exception),对应于该等例外处理程式指令之处理状态;及(iii)例外已处理状态(done-exception),对应于与该 处理单元相关的该程式指令串流之继续处理状态。
地址 英国
您可能感兴趣的专利