| 主权项 |
一种半导体装置，包括：第1至第n开关(n为2或更大的自然数)，配置成于第一期间导通，并于第二期间断开；第(n+1)至第m开关(m为n+2或更大的自然数)，配置成于第一期间断开，并于第二期间导通；第1至第n信号线；以及第(n+1)至第m信号线，其中，于该第一期间，透过该第1开关，将信号供至该第1信号线，且该第1信号线在该第二期间内处于浮接状态，其中，于该第一期间，透过该第n开关，将信号供至该第n信号线，且该第n信号线在该第二期间内处于浮接状态，其中，于该第一期间，该第(n+1)信号线处于浮接状态，且于该第二期间，透过该第(n+1)开关，将信号供至该第(n+1)信号线，其中，于该第一期间，该第m信号线处于浮接状态，且于该第二期间，透过该第m开关，将信号供至该第m信号线，其中，该第1至第m信号线平行或大致平行，其中，该第n信号线与该第(n+1)信号线间之距离大于该第(n-1)信号线与该第n信号线间之距离，并大于该第(n+1)信号线与该第(n+2)信号线间之距离，
其中，该第1至第m开关系第1至第m电晶体，其中，包含移位暂存器电路，其控制该第1至第m电晶体之切换，以及其中，该移位暂存器电路包含电晶体，该电晶体之通道形成区包括氧化物半导体。
|
