| 摘要 |
<p>resumo “arquitetura de hardware de um conversor digital de frequências de uso geral”, a presente invenção se aplica ao campo das telecomunicações, mais especificamente à engenharia de hardware, no referente a transmissores digitais. mais especificamente, propõe a arquitetura de hardware de um conversor digital de frequências de uso geral totalmente baseado em hardware reconfigurável, particularmente fpgas, e que utiliza apenas recursos lógicos básicos encontrados em qualquer marca e modelo, incluindo esta arquitetura um filtro polifásico (1b); um multiplicador complexo (2b), e um oscilador em quadratura (3b). a fig. 2 mostra a arquitetura do duc proposto nesta patente. como pode ser visto, o duc tem dois caminhos de entrada idênticos, um para a entrada i, conhecida como sinal em fase, e outra para a entrada q, conhecida como sinal em quadratura. por esta razão, o duc aqui proposto também é referido como um duc complexo. o sinal de entrada passa inicialmente através de um filtro polifásico (1b) que realiza duas tarefas importantes: aumento da taxa de amostragem do sinal de entrada e filtragem das imagens geradas pela interpolação do sinal. ou seja, após a mudança da taxa de amostragem, o sinal complexo é utilizado para modular uma exponencial complexa gerada pelo oscilador em quadratura. o processo de modulação é executado pelo bloco chamado de multiplicador complexo (2b). o resultado do bloco multiplicador complexo (2b) é um sinal com espectro de frequência centrado na frequência desejada, isto é, a frequência gerada pelo oscilador em quadratura (3b), ƒ0’. ?? ?? ?? ?? 1/1</p> |
