ＣＭＯＳイメージセンサの列共有画素ユニットおよび画素アレイ

摘要

本発明はＣＭＯＳイメージセンサの列共有画素ユニットおよび画素アレイを公開する。ＭＯＳイメージセンサ列共有画素ユニットおよびＣＭＯＳイメージセンサ画素アレイは、２つの列画素を１セットの画素ユニットとし、２つの画素は列内にて選択トランジスタ、ソースフォロアトランジスタ、リセットトランジスタ、フローティングアクティブ領域を共有しており、複数セットの画素ユニットを垂直および水平方向上で二次元画素アレイになるように配置し、前記二次元画素アレイにて２層の金属線で接続しており、金属線は第０の層の金属線および第１の層の金属線のみを素子の制御線として使用することで画像情報を収集する機能を実現するものであり、第２の層以上の高い層の金属線を素子制御線とすることなく、フォトダイオードＳｉ表面上の媒体高さを効果的に低くし、より多くの光をフォトダイオードに入射させることで、小面積イメージセンサの光利用効率および変換利得を高めることで、感度を向上させることができるので、小面積画素イメージセンサの画質を効果的に高めることができる。【選択図】図４