| 发明名称 | n型半导体器件及其制造方法 | ||
| 摘要 | 本申请公开了一种n型半导体器件及其制造方法。该器件的结构包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括栅介质层和栅电极，所述栅介质层位于所述沟道区上，所述栅电极位于栅介质层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；其中，在所述栅介质层的上表面、下表面、以及所述栅电极的下表面中至少一个表面分布有Hf、La、Er、Y或Ta中的一种或多种的组合。本发明的实施例适用于MOSFET的制造。 | ||
| 申请公布号 | CN102856377B | 申请公布日期 | 2015.11.25 |
| 申请号 | CN201110183594.0 | 申请日期 | 2011.06.30 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 许高博;徐秋霞;叶甜春 |
| 分类号 | H01L29/78(2006.01)I;H01L29/49(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人 | 朱海波 |
| 主权项 | 一种n型半导体器件，包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括栅介质层和栅电极层，所述栅介质层位于所述沟道区上，所述栅电极层位于栅介质层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；其中，在所述栅介质层的上表面、下表面、以及所述栅电极的下表面中的至少一个表面分布有Hf、La、Er、Y或Ta中的一种或多种的组合；其中，所述Hf、La、Er、Y、Ta元素以Hf‑O、La‑O、Er‑O、Y‑O、Ta‑O电偶极子的形式分布在所述至少一个表面；所述栅介质层包括第一介质层和第二介质层；其中，第一介质层为高k栅介质层，所述第二介质层为含Hf、La、Er、Y或Ta的氧化物或氮化物层，且位于所述第一介质层的上面或下面中的至少一处。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||