| 发明名称 | 在弛豫压应力下有源区域的部件及相关联的去耦电容器 | ||
| 摘要 | 一种在弛豫压应力下有源区域的部件及相关联的去耦电容器。一种集成电路包括衬底以及至少部分地布置在由绝缘区域限定的衬底的有源区域内的电路部件(诸如MOS器件或电阻)。包括第一电极(用于连接至诸如接地的第一电势)和第二电极(用于连接至诸如电源的第二电势)的电容性结构提供为与绝缘区域连接。第一和第二电极的一个至少部分地位于绝缘区域内。因此配置电容性结构以便于允许减小有源区域内的压应力。 | ||
| 申请公布号 | CN105097803A | 申请公布日期 | 2015.11.25 |
| 申请号 | CN201510261090.4 | 申请日期 | 2015.05.20 |
| 申请人 | 意法半导体(鲁塞)公司 | 发明人 | S·维达尔特;C·里韦罗;G·鲍顿;P·弗纳拉 |
| 分类号 | H01L27/06(2006.01)I;H01L29/40(2006.01)I | 主分类号 | H01L27/06(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华;张宁 |
| 主权项 | 一种集成电路，包括：衬底；至少一个部件，至少部分地布置在所述衬底的由绝缘区域所限定的有源区域内；电容性结构，具有被配置用于连接至第一电势的第一电极以及被配置用于连接至第二电势的第二电极，其中，所述电容性结构的所述第一电极和所述第二电极中的至少一个电极至少部分地位于所述绝缘区域内。 | ||
| 地址 | 法国鲁塞 | ||