| 摘要 |
L'invention est relative à un processeur comprenant, dans son jeu d'instructions, une instruction ( sbmm ) de multiplication de matrices de bits ayant un premier opérande (A) de précision double représentant une première matrice à multiplier, un deuxième opérande (B) désignant explicitement deux registres de travail quelconques de précision simple dont les contenus joints représentent une deuxième matrice à multiplier, et un paramètre de destination (C) désignant explicitement deux registres de travail quelconques de précision simple pour contenir conjointement une matrice représentant le résultat de la multiplication. |
