存储器、存储阵列的检测电路及方法

摘要

一种存储器、存储阵列的检测电路及方法，所述存储阵列包括呈阵列排布的待测存储单元，所述待测存储单元被编程前后的等效阻抗不相等。所述存储阵列的检测电路包括：N个检测单元，N为整数且N≥3；所述检测单元包括电压比较器，所述电压比较器的第一输入端适于输入基准电压，N个电压比较器的第二输入端相连并作为测试端，所述电压比较器的输出端适于输出二进制数据。本发明技术方案提供的存储器、存储阵列的检测电路及方法，能够提高检测所述存储阵列的速度，节省检测时间，降低检测成本。

主权项

一种存储阵列的检测电路，所述存储阵列包括呈阵列排布的待测存储单元，所述待测存储单元被编程前后的等效阻抗不相等；其特征在于，所述存储阵列的检测电路包括：N个检测单元，N为整数且N≥3；所述检测单元包括电压比较器，所述电压比较器的第一输入端适于输入基准电压，N个电压比较器的第二输入端相连并作为测试端，所述电压比较器的输出端适于输出二进制数据；输入第n个电压比较器的基准电压的电压值根据$\left\{\begin{array}{c}{V}_n<R_n\times i,n=1\\ R_{n-1}\times i<V_n<R_n\times i,1<n\le N\end{array}\right.$或者$\left\{\begin{array}{c}{R}_n\times i<V_n<R_{n+1}\times i,1\le n<N\\ V_n>R_n\times i,n=N\end{array}\right.$确定，其中，V_n为输入第n个电压比较器的基准电压的电压值，R_n为(N‑n)个所述待测存储单元被编程前的等效阻抗与(n‑1)个所述待测存储单元被编程后的等效阻抗并联的阻抗值，i为预先设定的检测电流的电流值。