发明名称 | 具有非易失性存储器的系统的高效缓冲 | ||
摘要 | 本发明公开了用于具有非易失性存储器(NVM)的系统的高效缓冲的系统和方法。在一些实施例中,系统中的控制电路可以使用启发法来确定是否对从文件系统接收到的一个或多个写入命令执行缓冲。在其他实施例中,控制电路可以通过沿着缓冲器的页对齐边界有效地重新排序队列中的写入命令,来最小化读取能量和缓冲开销。在进一步的实施例中,所述控制电路可以最优地将来自缓冲器的写入命令与来自队列的写入命令进行行组合。在组合这些命令后,控制电路可以在单个事务处理中分派这些命令。 | ||
申请公布号 | CN102750226B | 申请公布日期 | 2015.11.25 |
申请号 | CN201210114701.9 | 申请日期 | 2012.02.28 |
申请人 | 苹果公司 | 发明人 | D·J·波斯特;N·瓦卡特 |
分类号 | G06F12/08(2006.01)I | 主分类号 | G06F12/08(2006.01)I |
代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 邹姗姗 |
主权项 | 一种用于将数据写入分到多条写入路径的方法,所述方法包括:从文件系统接收第一写入命令用以编程到非易失性存储器(NVM)中;在队列中保存所述第一写入命令;确定所述第一写入命令的大小;至少部分地基于所述第一写入命令的大小,确定是否执行缓冲,其中所述确定是否执行缓冲包括:确定所述第一写入命令的大小是否低于预定阈值;响应于确定所述第一写入命令的大小低于所述预定阈值,确定保存在所述队列中的写入命令的数量是否超过预定数量;响应于确定保存在所述队列中的写入命令的数量超过所述预定数量,确定不执行缓冲;否则,确定执行缓冲;响应于确定执行缓冲,从所述队列向缓冲器传送所述第一写入命令;以及响应于确定不执行缓冲,将所述写入命令组合成多写命令以及从所述队列向所述NVM分派所述多写命令。 | ||
地址 | 美国加利福尼亚 |