发明名称 |
具有气隙结构的半导体器件及其制造方法 |
摘要 |
本发明提供了一种方法,包括在衬底上的介电层中形成导电部件。在衬底上形成第一硬掩模层和下面的第二硬掩模层。第二硬掩模层对等离子体蚀刻工艺的蚀刻选择性高于第一硬掩模层对等离子体蚀刻工艺的蚀刻选择性。第二硬掩模层可以在形成掩蔽元件期间保护介电层。该方法还包括:实施等离子体蚀刻工艺,以在介电层中形成沟槽,该蚀刻工艺还可以去除第一硬掩模层。然后,在沟槽的上方形成盖顶,以形成邻近导电部件的气隙结构。本发明还提供了一种形成半导体器件的方法。 |
申请公布号 |
CN105097663A |
申请公布日期 |
2015.11.25 |
申请号 |
CN201410371298.7 |
申请日期 |
2014.07.31 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
丁致远;谢志宏 |
分类号 |
H01L21/768(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京德恒律治知识产权代理有限公司 11409 |
代理人 |
章社杲;孙征 |
主权项 |
一种制造半导体器件的方法,包括:在衬底上的介电层中形成导电部件;在所述衬底上形成第一硬掩模层和下面的第二硬掩模层,其中,所述第二硬掩模层在等离子体蚀刻工艺中的蚀刻速率大大低于所述第一硬掩模层在实施等离子体蚀刻工艺中的蚀刻速率;实施所述等离子体蚀刻工艺,以在所述介电层中形成沟槽,其中,所述沟槽邻近所述导电部件;以及在所述沟槽上方形成盖顶,以形成邻近所述导电部件的气隙结构。 |
地址 |
中国台湾新竹 |