发明名称 |
垂直型非易失性存储器件及其制造方法 |
摘要 |
本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。 |
申请公布号 |
CN102034829B |
申请公布日期 |
2015.11.25 |
申请号 |
CN201010299123.1 |
申请日期 |
2010.09.29 |
申请人 |
三星电子株式会社 |
发明人 |
金伶厚;李晓山;裵相元;尹普彦;李根泽 |
分类号 |
H01L27/115(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
张波 |
主权项 |
一种制造垂直型非易失性存储器件的方法,包括:在半导体衬底中形成杂质区域;在所述杂质区域上形成下绝缘层;在所述下绝缘层上形成下电极层;在所述下电极层上重复地形成绝缘中间层和牺牲层;在最上面的绝缘中间层上形成上电极层;在重复堆叠的层中形成沟道凹槽以形成绝缘中间层图案和牺牲层图案,所述杂质区域通过所述沟道凹槽暴露;在所述沟道凹槽的侧壁上形成隧穿氧化物层;在所述沟道凹槽中的所述隧穿氧化物层上形成单晶半导体图案;在所述沟道凹槽中形成绝缘层图案;去除所述牺牲层图案以暴露所述隧穿氧化物层;在所述隧穿氧化物层上形成电荷俘获层和阻挡电介质层;以及在所述绝缘中间层图案之间的所述阻挡电介质层上形成控制栅极图案。 |
地址 |
韩国京畿道 |