发明名称 一种计算机系统及数据读写方法
摘要 本发明公开了一种计算机系统,包括:一寻址组件,与处理器内存地址线的高位及存储器的字地址线的高位分别连接,可控制的在存储器上一连续或者不连续的预设范围内将处理器形成的内存地址的高位转化为对应的存储器字地址的高位并输出至存储器;处理器内存地址线的低位与存储器的字地址线的低位连接;预设范围小于或者等于处理器内存地址线的寻址范围;处理器通过修改预设范围,变化预设范围覆盖的存储器的存储单元。上述技术方案的有益效果是:减少了传统系统中必需的内存芯片结构,减少了整个计算机系统的制造成本;减少了用于数据交换的时间,提高了系统的运行效率;缩短了读写操作的操作时间;应用简单,适用性广。
申请公布号 CN105095095A 申请公布日期 2015.11.25
申请号 CN201410199434.9 申请日期 2014.05.12
申请人 上海大学 发明人 金翊;欧阳山;沈云付;彭俊杰;刘学民
分类号 G06F12/02(2006.01)I;G06F3/06(2006.01)I 主分类号 G06F12/02(2006.01)I
代理机构 上海申新律师事务所 31272 代理人 俞涤炯
主权项 一种计算机系统,包括处理器和存储器,所述存储器包括多个存储单元并被划分成多个相等大小的存储块;每个所述存储单元具有字地址,通过字地址线进行访问;每个所述存储块具有块地址,通过块地址线进行访问,其特征在于,还包括:一寻址组件,与所述处理器内存地址线的高位及所述存储器的字地址线的高位分别连接,可控制的在所述存储器上一连续或者不连续的预设范围内将所述处理器形成的内存地址的高位转化为对应的所述存储器字地址的高位并输出至所述存储器;所述处理器内存地址线的低位与所述存储器的字地址线的低位连接;所述预设范围小于或者等于所述处理器内存地址线的寻址范围;所述处理器通过修改所述预设范围,变化所述预设范围覆盖的所述存储器的存储单元。
地址 201900 上海市宝山区上大路99号