上电时序电路

摘要

本实用新型提供一种上电时序电路，包括：第一电源模块、第二电源模块、P通道的第一MOS场效应管、半导体压降模块和延时电路，半导体压降模块产生的导通压降大于第一阈值小于第二阈值；第一电源模块的第一端分别与第一MOS场效应管的源极和延时电路的第一端连接，第一电源模块的第二端与芯片的第一电压输入引脚连接；延时电路的第一端与所述第一MOS场效应管的源极连接，延时电路的第二端与所述第一MOS场效应管的栅极连接；所述第一MOS场效应管的漏极通过所述半导体压降模块与所述第二电源模块的第一端连接，所述第二电源模块的第二端连接所述芯片的第二电压输入引脚。该电路能够满足芯片的压差规格要求，保证了计算机的稳定运行。

主权项

一种上电时序电路，其特征在于，包括：第一电源模块、第二电源模块、第一MOS场效应管、半导体压降模块和延时电路，所述第一MOS场效应管为P通道的MOS场效应管，所述半导体压降模块产生的导通压降大于第一阈值小于第二阈值，所述第一阈值大于所述第一电源模块的稳定电压减去所述第二电源模块的稳定电压的差值，所述第二阈值小于芯片的第一电压输入引脚与第二电压输入引脚之间的压差所应满足的压差阈值；所述第一电源模块的第一端分别与所述第一MOS场效应管的源极和所述延时电路的第一端连接，所述第一电源模块的第二端与芯片的第一电压输入引脚连接；所述延时电路的第一端与所述第一MOS场效应管的源极连接，所述延时电路的第二端与所述第一MOS场效应管的栅极连接；所述第一MOS场效应管的漏极通过所述半导体压降模块与所述第二电源模块的第一端连接，所述第二电源模块的第二端连接所述芯片的第二电压输入引脚；所述延时电路用于使所述第一MOS场效应管在所述第一电源模块输入给所述第一电压输入引脚的电压和所述第二电源模块输入给所述第二电压输入引脚的电压达到稳定值后再关闭。