| 摘要 |
스페이서 에칭 공정은 복수의 반도체 다이들에 초 협소 전도성 라인들을 생성한다. 전도성 라인들의 서브-리소그래픽 패터닝은 기존의 알루미늄 및 구리 백엔드 처리와 호환된다. 제1 유전체는 반도체 다이들 상에 침착되고 트렌치들은 제1 유전체 내에 형성된다. 전도성 필름은 제1 유전체 및 트렌치 표면들 상에 침착된다. 평면 전도성 필름은 오직 트렌치 벽들에만 전도성 필름을 남겨두고 반도체 다이들의 면들 및 트렌치들의 바닥으로부터 모두 제거되며, 그것에 의해 "펜스 전도체"가 생성된다. 그 후, 트렌치 벽들 상의 전도성 필름 사이의 간극이 절연물질로 충전된다. 절연 간극 충전물의 상 부분(top portion)은 그 후 펜스 전도체의 상단을 노출시키도록 제거된다. 펜스 전도체의 일부들과 주위의 절연물질들은 절연된 펜스 전도체들을 포함하는 원하는 전도체 패턴들을 생성하기 위해 적절한 위치들에서 제거된다. |
