发明名称 用于简化集成电路设计的原理图的方法和设备
摘要 交互式成组工具提供通过将没有被列为感兴趣的电路元件成组为任何大小的实体来简化集成电路(IC)设计的电路图的灵活性。可以将各种类型和功能的电路元件(包括端口和管脚)组合起来成为同一实体而不修改底层设计逻辑和连接关系。通过成组并且隐藏不必要的细节,所述工具降低了电路图中的凌乱程度并且极大地方便了遍历、调试和分析电路图的处理。用户可以动态地选定成组电路图上的电路元件而不经过任何编译或综合处理。用户也可以选择用解组操作将任一实体恢复到最初的电路图。为了特殊地或批量操控电路图,所述工具为用户提供了输入命令的脚本界面。可以通过使用用于特定操作的拖放技术来改变选中的实体的内容,特定操作包括将节点移入实体、从实体中移走节点和将节点加入实体。
申请公布号 CN101847169B 申请公布日期 2015.11.25
申请号 CN201010145108.1 申请日期 2010.03.26
申请人 阿尔特拉公司 发明人 C·P·施恩;D·C·H·古
分类号 G06F17/50(2006.01)I;G06F3/0482(2013.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京纪凯知识产权代理有限公司 11245 代理人 赵蓉民
主权项 一种简化集成电路IC设计的原理图的方法,所述方法包括:生成所述IC设计的原理图;将所述原理图显示在图形用户界面GUI上,所述原理图具有第一多个节点和互连所述第一多个节点的第一多条线,其中所述第一多个节点中的一个节点包括所述IC设计的功能元件;以及使用户能够从所述GUI上的第一多个节点和第一多条线中进行选择,并且能够将选中的节点和线成组到一个实体中,其中节点能够被选择并成组到所述实体中而与所述节点的类型无关,其中所述选中的节点包括组合逻辑节点和非组合逻辑节点,而且,其中所述实体代替所述选中的节点和线显示在所述原理图上,其中使用户能够进行选择和成组的步骤包括:对于所述第一多个节点中的每个节点,评定所述节点是否是选中的节点;确定所述选中的节点的至少一个输入端口。
地址 美国加利福尼亚州