发明名称 |
一种存储装置及存储阵列的读取方法 |
摘要 |
一种存储装置及存储阵列的读取方法,其特征在于,包括:依次排布的闪存结构组成的存储阵列以及控制单元;所述控制单元适于在对所述闪存结构的浮栅结构进行读操作时施加-0.1V至-3V间的电压至与该浮栅结构对应的控制栅结线;所述控制栅结构包括控制栅和控制栅线,所述控制栅介质层位于所述控制栅表面。所述存储装置及存储阵列的读取方法可以减少读取过程中相邻的存储单元的影响。 |
申请公布号 |
CN105097037A |
申请公布日期 |
2015.11.25 |
申请号 |
CN201510423287.3 |
申请日期 |
2015.07.17 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
杨光军 |
分类号 |
G11C16/26(2006.01)I |
主分类号 |
G11C16/26(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
吴敏 |
主权项 |
一种存储装置,其特征在于,包括:依次排布的闪存结构组成的存储阵列以及控制单元;所述闪存结构包括半导体衬底、位线结构、字线结构、浮栅结构和控制栅结构;所述半导体衬底内部具有掺杂阱,所述掺杂阱形成源极和漏极;所述位线结构包括位线结构一和位线结构二,分别连接漏极和源极;所述字线结构位于所述位线结构一和位线结构二之间;所述浮栅结构包括浮栅结构一和浮栅结构二,分别位于所述字线结构和所述位线结构之间;所述控制栅结构包括控制栅结构一和控制栅结构二,分别位于所述浮栅结构的表面;所述位线结构、字线结构和浮栅结构均位于所述半导体衬底的表面;所述控制单元适于在对所述闪存结构的浮栅结构进行读操作时施加‑0.1V至‑3V间的电压至与该浮栅结构对应的控制栅结线;所述控制栅结构包括控制栅和控制栅线,所述控制栅介质层位于所述控制栅表面。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |