发明名称 |
用于动态比例缩放ADC采样率以避免接收机干扰的装置和方法 |
摘要 |
本文中描述了用于避免接收机干扰的方法和装置。一个或更多个潜在干扰方被确定,并且与这些干扰方相关联的频率也被确定。演算对该接收机而言期望的采样频率以避开这些潜在的干扰方。 |
申请公布号 |
CN102460982B |
申请公布日期 |
2015.11.25 |
申请号 |
CN201080027105.6 |
申请日期 |
2010.06.11 |
申请人 |
高通股份有限公司 |
发明人 |
T·P·保尔斯;S-S·劳;L·K·马特 |
分类号 |
H04B1/28(2006.01)I;H03M1/12(2006.01)I |
主分类号 |
H04B1/28(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
陈炜 |
主权项 |
一种用于避免接收机干扰的装置,包括:包括射频集成电路(RFIC)的第一接收机,所述第一接收机具有期望接收信号频带;基带集成电路(IC),所述基带IC与所述RFIC分开;在所述RFIC与所述基带IC之间被路由的ADC采样时钟信号;至少一个处理器,配置成确定一个或更多个潜在干扰信号的源以及一个或更多个潜在干扰方的频率,选择将避免由所述一个或更多个潜在干扰方造成的干扰的ADC采样频率,以及动态地调节采样频率以避免一个或更多个潜在的干扰信号对所述第一接收机的所述期望接收信号频带造成干扰,其中:所述一个或更多个潜在的干扰信号至少部分地是由第二接收机、共处的发射机、或所述ADC采样时钟信号产生的。 |
地址 |
美国加利福尼亚州 |