| 主权项 |
一种提高ADC采样精度的电路结构，其特征在于，包括信号输入端、10dB衰减模块(1)、二选一控制开关(2)、ADC(7)、第一20dB增益模块(3)、第二20dB增益模块(4)、第三20dB增益模块(5)、四选一控制开关(6)及FPGA(8)；信号输入端与10dB衰减模块(1)的输入端及二选一控制开关(2)的第一个输入端相连接，10dB衰减模块(1)的输出端与二选一控制开关(2)的第二个输入端相连接，二选一控制开关(2)的输出端与第一20dB增益模块(3)的输入端及四选一控制开关(6)的第一个输入端相连接，第一20dB增益模块(3)的输出端与第二20dB增益模块(4)的输入端及四选一控制开关(6)的第二个输入端相连接，第二20dB增益模块(4)的输出端与四选一控制开关(6)的第三个输入端及第三20dB增益模块(5)的输入端相连接，第三20dB增益模块(5)的输出端与四选一控制开关(6)的第四个输入端相连接，四选一控制开关(6)的输出端与ADC(7)的输入端相连接，ADC(7)的输出端与FPGA(8)的输入端相连接，FPGA(8)的输出端与二选一控制开关(2)的控制信号输入端及四选一控制开关(6)的控制信号输入端相连接。 |
