发明名称 INSULATED TOP SIDE BUMP CONNECTION FOR A POWER DEVICE, FOR EXAMPLE FOR GATE, SOURCE AND DRAIN CONTACTS OF A POWER FIELD EFFECT TRANSISTOR
摘要 반도체 파워 칩은: 반도체 다이(102, 140, 172, 173, 210, 220, 230, 240, 240')의 기판(210) 상에(on) 파워 디바이스, 예를 들어 파워 전계 효과 트랜지스터가 제조된 상기 반도체 다이 - 상기 파워 디바이스는 상기 반도체 다이(102, 140, 172, 173, 210, 220, 230, 240, 240')의 위에(on top of) 배열되는 적어도 하나의 제 1 접촉 요소(예컨대, 게이트 접촉 요소)(110), 복수의 제 2 접촉 요소들(소스 접촉 요소들)(120) 및 복수의 제 3 접촉 요소들(드레인 접촉 요소들)(130)을 포함함 -; 및 상기 반도체 다이(102, 140, 172, 173, 210, 220, 230, 240, 240')의 위에 배치되고 패턴화되어 상기 복수의 제 2 및 제 3 접촉 요소들(120, 130)과 상기 적어도 하나의 제 1 접촉 요소(110)에 액세스하기 위한 개구부들(104, 106, 108, 154, 154', 156, 156', 158, 158')을 제공하는 절연층(150)을 포함한다. 상기 절연층(150)의 상기 게이트(104, 154, 154') 및 드레인(108, 158, 158') 개구부들은 상기 다이(102, 140, 172, 173, 210, 220, 230, 240, 240')의 최상면의 한 쪽에 배열되고, 상기 소스(106, 156, 156') 개구부들은 상기 다이(102, 140, 172, 173, 210, 220, 230, 240, 240')의 최상면의 반대 쪽에 배열된다. 상기 절연층(150)의 개구부들은 원형(104, 106, 108)이거나, 바람직하게는 타원형(154, 154', 156, 156', 158, 158')이다. 솔더 또는 전도성 에폭시 범프들(160)은 상기 제 1(110), 제 2(120) 및 제 3(130) 접촉부들을 리드 프레임 핑거들(204, 204', 206, 206', 208)에 본딩하기 위해 상기 개구부들(104, 106, 108, 154, 154', 156, 156', 158, 158')에 배치된다. 상기 리드 프레임은 임의로 상기 반도체 파워 칩의 상기 다이(220, 230)보다 실질적으로 더 크다. 상기 리드 프레임은 제 1 반도체 칩의 소스와 제 2 반도체 칩의 드레인 또는 제 1 및 제 2 반도체 칩들의 소스들을 서로 연결시킬 수 있다. 추가 칩(620)이 상기 리드 프레임에 와이어-본딩될 수 있다.
申请公布号 KR20150132514(A) 申请公布日期 2015.11.25
申请号 KR20157029787 申请日期 2014.03.01
申请人 MICROCHIP TECHNOLOGY INC. 发明人 DIX GREGORY;MELCHER ROGER
分类号 H01L23/495;H01L23/00;H01L23/31;H01L23/482 主分类号 H01L23/495
代理机构 代理人
主权项
地址