| 摘要 |
마이크로 전자 패키지(10)는 하부 및 상부 패키지 면들(11, 12), 상기 하부 패키지 면에 있는 하부 단자들(25), 상부 패키지 면에 있는 상부 단자들(45), 각각의 마이크로 전자 요소가 메모리 저장 어레이 기능을 지니는 제1 및 제2 마이크로 전자 요소들(30), 및 각각의 도전성 인터커넥트가 적어도 하나의 하부 단자를 적어도 하나의 상부 단자와 전기적으로 접속시켜 주는 도전성 인터커넥트들(15)을 포함할 수 있다. 상기 도전성 인터커넥트들(15)은 어드레스 정보를 전달하도록 구성된 제1 도전성 인터커넥트들(15a)을 포함할 수 있으며, 상기 제1 도전성 인터커넥트들의 제1 세트(70a)의 신호 할당들은 상기 제1 도전성 인터커넥트들의 제2 세트(70b)의 신호 할당들과 관련해 이론적인 회전 축(29)에 대한 180° 회전 대칭을 지닌다. 또한, 상기 도전성 인터커넥트들(15)은 데이터 정보를 전달하도록 구성된 제2 도전성 인터커넥트들(15b)을 포함할 수 있으며, 각각의 제2 도전성 인터커넥트의 위치는 상응하는 무-접속 도전성 인터커넥트(15d)의 위치와 관련해 상기 회전 축(29)에 대한 180° 회전 대칭을 지닌다. |
