半導体装置

摘要

第１の柱状半導体層と、第１の柱状半導体層を取り囲む第１の選択ゲート絶縁膜の周囲に形成された第１の選択ゲートと、第１の柱状半導体層上部を取り囲む第１のゲート絶縁膜の周囲に形成された第１のコンタクト電極と、第１の柱状半導体層上部と第１のコンタクト電極上部に接続された第１のビット線と、第２の柱状半導体層と、第２の柱状半導体層を取り囲む第１の電荷蓄積層を有する層の周囲に形成された第１の制御ゲートと、第１の制御ゲートの上方に形成された第２の柱状半導体層を取り囲む第２の電荷蓄積層を有する層の周囲に形成された第２の制御ゲートと、第２の柱状半導体層上部を取り囲む第２のゲート絶縁膜の周囲に形成された第２のコンタクト電極と、第２の柱状半導体層上部と第２のコンタクト電極上部とは接続されるのであって、第１の柱状半導体層の下部と第２の柱状半導体層の下部を接続する第１の下部内部配線と、を有する半導体装置。